Processador Intel Arrow Lake [2024]

Nemesis11

Power Member
Há uma boa probabilidade da Intel ter cancelado o próximo produto que tinha no Roadmap, para o mercado Desktop, que tinha como nome "Meteor Lake" e que irá puxar para a frente, nesse mercado Desktop, o processador que aparecia a seguir no roadmap, que tem como nome "Arrow Lake".
8OwRzlA.png


Enquanto o Meteor Lake iria usar o processo de fabrico Intel 4, o Arrow Lake-S, no mercado Desktop, ou usará TSMC 3 nm ou Intel 20A. O P Core tem o codename "Lion Cove" e o E Core tem o codename "Skymont". Usará um novo Socket (LGA-1851). Provavelmente também terá 8 P Cores e 16 E Cores. O iGPU, provavelmente, ainda será baseado na Xe de 1ª geração.

O chipset parece que irá ter 24 Lanes Pci-Ex Gen4 e o CPU, se for como o cancelado Meteor Lake, 20 Lanes Gen5 e 4 Lanes Gen4. Suporte Wifi 7 também.

Pelo meio, no mercado Desktop, deverá aparecer um "Raptor Lake Refresh".

kXzHlpK.png


De forma interessante, da mesma forma que há rumores que o Meteor Lake foi cancelado no mercado Desktop, também há rumores que este Arrow Lake foi cancelado para o mercado Mobile, por isso, se calhar, a Intel está a tentar evitar uma duplicação de esforços, tendo uma geração que é mais apropriada para o mercado Mobile e outra para o mercado Desktop.
 
Última edição:
É um pouco estranho acabarem com o hyper treading.
À primeira vista, sim, mas há rumores desde há alguns meses que a Intel iria desactivar SMT nos Arrow Lake (apesar de o Core ter lá o suporte para SMT) e que no futuro, os Cores deixariam mesmo de ter SMT fisicamente, para ser substituído por "algo" em futuros Cores completamente novos, alegadamente identificados com o codename "Royal Core".
Se é que existe, não se sabe o que é esse "algo".
https://forum.zwame.pt/threads/intel-cpu-2018-2021-roadmap-leaks-out.1032352/page-26#post-17903114

A primeira imagem do meu post anterior, dá a ideia que nos processadores Pre-Alpha, o SMT está desactivado na BIOS, o que parece indicar que os Cores ainda têm lá o suporte para SMT fisicamente.
É esperar para ver se na versão final eles deixam mesmo cair o suporte para SMT. :)
 
Sim, já tinha visto que havia rumores que a Intel iria acabar com o Hyper treading, apesar de no começo ser precisamente o contrário.
No entanto já sabemos que é sempre bom colocar um pouco de sal. :p
 
Mesmo agora é preciso colocar bastante sal. É difícil ver a Intel abandonar de todo o uso de SMT, sem ter algo que eles pensem que será melhor a nível de performance/consumo/área.
No entanto, acho que há alguns sinais que a Intel está a preparar grandes mudanças em x86. ISA x86-S, AVX10, etc.
 
Não quero saber de NPUs, nem de e cores melhores. Quero cores mais largos, com mais clock e mais cache...

Desperdício de die space para npu, removem HT sem rentable units a funcionar, clocks mais reduzidos e provavelmente aumento de preço. Skip...
 
Última edição:
Ainda. :)
Nunca se sabe se não podem ter um uso frequente, ou se vão ser como os PPU da Ageia e virar vaporware.

Se há algo que a historia dos PCs nos ensina é que raramente vale a pena comprar algum produto neste espaço a pensar em coisas que estão por vir.
Mesmo que essas coisas acabem por vir, raramente o hardware que comprar X anos antes consegue supurtar de forma adequada essa coisa.
Os exemplos são imensos.

Ou seja, duvido que uma percentagem significativa de utilizadores venham a usar NPUs no tempo de vida normal dos sistemas onde estes CPUs vão estar. Pelo menos de forma relevante.
 
Se há algo que a historia dos PCs nos ensina é que raramente vale a pena comprar algum produto neste espaço a pensar em coisas que estão por vir.
Mesmo que essas coisas acabem por vir, raramente o hardware que comprar X anos antes consegue supurtar de forma adequada essa coisa.
Os exemplos são imensos.

Ou seja, duvido que uma percentagem significativa de utilizadores venham a usar NPUs no tempo de vida normal dos sistemas onde estes CPUs vão estar. Pelo menos de forma relevante.
Isso concordo a 100%, estes NPUs actuais vão ser uma piada no dia em que os NPUs possam mesmo a vir a ser necessários. Mas em algum ponto tem de se começar.

Porque se não houver nada no hardware, também nenhum software vai ser criado para usar AI localmente nos PCs.

É como o Ray Tracing das primeiras gráficas da AMD e Nvidia, também estava lá para fazer uma brincadeiras mas sem voar muito alto.
 
Algo sobre os E cores, numa apresentação/conferência obscura algures na China

https://x.com/9550pro/status/1796118604133421387

https://x.com/9550pro/status/1796200978162778456
De notar que Skymont = E Core.
According to the second slide, Skymont sees a 38% to 68% IPC gain. The latter likely applies to floating point and vector execution. Crestmont and prior Atoms had relatively weak floating point and vector execution capabilities compared to Intel’s P-Cores, so the 68% gain is likely not that hard to achieve.

But if the 38% gain figure applies to a wider range of workloads, it could indicate another turning point in Intel’s Atom strategy.
Ena ena, estão uns mãos largas.
Intel’s slides suggest Skymont will be implemented on both desktop and mobile, serving as a follow-on to Gracemont and Crestmont. Interestingly, the slide appears to mention a desktop compute tile.

I think a chiplet setup makes more sense in desktop CPUs, where better cooling allows higher core count SKUs to stretch their legs in multithreaded workloads. Hopefully Intel’s chiplet strategy gives them similar flexibility to AMD’s, lowering costs while providing much improved multithreaded performance.
293dJWM.png

Crestmont’s frontend used two 3-wide fetch and decode clusters, with the branch predictor load balancing between the two as in Gracemont and Tremont. Skymont adds another cluster, making the frontend 9-wide. In that respect it’s similar to Zen 4, which can deliver 9 macro-ops per cycle from its op cache.
After the frontend brings instructions into the core, Skymont can do register renaming and backend resource allocation for up to 8 instructions per cycle. Thus the core is overall 8-wide. It can sustain eight instructions per cycle.
If the dark blue area is the FP/vector side though, Skymont might have twice as many FP/vector math execution ports compared to Crestmont. The slide text certainly seems to say either “Double vector & FP Throughput” or “Double vector & AI Throughput”.
If Skymont is improving performance by going for large IPC gains instead of clock speed increases, it does mirror Apple and Arm’s strategy. Apple and Arm have kept clock speeds relatively low while implementing ever larger out-of-order execution engines.
https://chipsandcheese.com/2024/05/30/thoughts-on-skymont-slides/

Muito interessante. :)
 
Back
Topo